1.用于形式化验证的码分yosys安装方法

用于形式化验证的yosys安装方法

       yosys 是一款由 Claire Xenia Wolf 等人开发的开源综合工具，广泛应用于硬件形式化验证中，码分整合模型检测工具与 SMT 求解器。码分yosys 提供三个版本：开源版、码分视频素材审核网站源码下载社区版（oss-cad-suite）和付费版（tabby CAD）。码分付费版的码分redis github 源码费用较高，社区版包含前端综合工具与面向 FPGA 的码分开源工具，还整合了 SMT 求解器和形式化验证工具如 ponoz3bitwulza 等。码分社区版相较于直接从源码编译的码分开源版能减少一些配置麻烦。

       yosys 操作简便，码分缺点在于付费版之外，码分对 SystemVerilog 的码分功能支持有限，许多常见写法无法使用。码分系统框架 源码为此，码分antmicro、码分chipsallianced 等组织开发了相关开源扩展，webgl源码解析使 yosys 支持如 IEEE-/d 等最新标准。

       最成功的 SystemVerilog 插件是 synlig，然而，同步源码不停直接照着 oss-cad-suite 和 synlig 的安装教程操作，可能因本机 libc 版本不一致而导致无法在 yosys 中引入插件。

       目前一种可行的安装方法是：

       步骤如下：

       运行 yosys

       如果执行过程无任何提示，则表示安装成功。

       Enjoy~