1.E_课时8 atpg practice II

E_课时8 atpg practice II

       当进行调试时，使用chain parallel模式能提高效率。调试后，会切换到serial模式进行操作。在准备阶段，涉及pattern set之前的通达信内置源码准备工作，如cycle任务。导师的序列压缩器有独立时钟，这类似于synopsys中的初始化，用于设置周期性操作。

       继续的步骤包括读取文件、进行drc检查，特别是验证scanchain和scan cell，接着添加各种类型的fault，生成报告。pattern中的capture可能包含多个脉冲，特别是校赢易源码下载对于stuck at情况。pattern的存储包括文本的ASCII格式便于阅读，以及Verilog测试bench下的版本，分别用于serial和parallel scanpattern的仿真。

       完成pattern验证后，可以执行源代码。脚本内容包括读取网表、扫描结构和压缩逻辑描述，以及进行drc检查和学习过程，全网vip在线解析源码通过设置故障并传递到输出。结构中有个序列细胞，验证扫描链成功后，会关注个细胞分布在5条链上。EDT部分则暂且不详述。

       在clock rule检查后，确认了一个2 ata VIO的设置，并观察其对覆盖率的库存盘点 app 源码影响。发现个未被扫描的内存细胞，这些用于后续覆盖率分析。ram和rom也被检查。所有drc通过后，开始atpg设置，包括保存取消项和调整clock参数。

       接下来，通过调整abort limit，同花顺资金博弈指标源码优化串行和组合测试次数，尽管工具进行了自动调整，但仍需人工审核。这个过程会输出故障模拟的详细信息，如检测到的故障数量和覆盖率。

       在pattern生成阶段，会利用计算机位长进行并行模拟，Mentor的仿真版本支持同时处理个pattern。fullnetlist会展示各种故障的分布，以评估覆盖率是否达标。

       在AU和UT部分，重点关注压缩逻辑和未约束的unobserve，可能需要调整约束或测试点。有些问题如abort检测和内部故障检测，暂时可忽略。一般从AU和UT开始优化，如noscancell VIO的处理。

       pattern涉及的基本和序列模式各有特点，以及多加载入shift过程。在仿真过程中，需通过波形dump进行调试和比对。在Q和PPI上设置参考值，与atpg设置进行核对。如果chain pattern仿真通过，一般不会出现错误，但如果遇到mismatch，需定位波形并调试。

       最后，检查文件列表，包括IP网列表和top.v文件，以及从设置故障开始的atpg模型。关于capture的深度和chain细胞数量，可能有警告，可能需要特殊设计的GUI进行检查。